智显文档中心
  • 产品简介
  • 快速入门
  • 数据手册
  • 芯片手册
    • 1. 文档说明
    • 2. 地址映射
    • 3. 引脚复用
    • 4. 处理器和总线
      • 4.1. Central Processor Unit (CPU)
      • 4.2. BUS
      • 4.3. AHB Configuration (AHBCFG)
      • 4.4. AXI Configuration (AXICFG)
      • 4.5. Memory Top (MTOP)
      • 4.6. Direct Memory Access (DMA)
        • 4.6.1. 概述
        • 4.6.2. 功能描述
        • 4.6.3. 寄存器列表
        • 4.6.4. 寄存器描述
    • 5. 安全
    • 6. 启动
    • 7. 时钟和电源
    • 8. 存储
    • 9. 多媒体
    • 10. 计时器
    • 11. 接口
    • 12. 模拟
  • 硬件指南
  • RTOS SDK
  • 关于我们
智显文档中心
  • »
  • 芯片手册 »
  • 4. 处理器和总线 »
  • 4.6. DMA

4.6. DMA

  • 4.6.1. 概述
    • 4.6.1.1. 特性说明
    • 4.6.1.2. 原理框图
  • 4.6.2. 功能描述
    • 4.6.2.1. 设备
    • 4.6.2.2. 任务链表
    • 4.6.2.3. 握手
    • 4.6.2.4. FIFO
  • 4.6.3. 寄存器列表
  • 4.6.4. 寄存器描述
    • 4.6.4.1. 0x000 DMA_IRQ_EN
    • 4.6.4.2. 0x010 DMA_IRQ_STA
    • 4.6.4.3. 0x020 DMA_MEM_CFG
    • 4.6.4.4. 0x028 DMA_GATE
    • 4.6.4.5. 0x030 DMA_CH_STA
    • 4.6.4.6. 0x100+N*0x40(N=0~3) DMA_CH_EN
    • 4.6.4.7. 0x104+N*0x40(N=0~3) DMA_CH_PAUSE
    • 4.6.4.8. 0x108+N*0x40(N=0~3) DMA_CH_TASK
    • 4.6.4.9. 0x10C+N*0x40(N=0~3) DMA_CH_CFG
    • 4.6.4.10. 0x110+N*0x40(N=0~3) DMA_SRC_ADDR
    • 4.6.4.11. 0x114+N*0x40(N=0~3) DMA_SINK_ADDR
    • 4.6.4.12. 0x118+N*0x40(N=0~3) DMA_BCNT_LEFT
    • 4.6.4.13. 0x128+N*0x40(N=0~3) DMA_MODE
    • 4.6.4.14. 0x12C+N*0x40(N=0~3) DMA_FDES_ADDR
    • 4.6.4.15. 0x130+N*0x40(N=0~3) DMA_PKG_NUM
    • 4.6.4.16. 0x134+N*0x40(N=0~3) DMA_MEM_SET
上一页 下一页

© 版权所有 2023 深圳市启明智显科技有限公司.