智显文档中心
  • 产品简介
  • 快速入门
  • 数据手册
  • 芯片手册
    • 1. 文档说明
    • 2. 地址映射
    • 3. 引脚复用
    • 4. 处理器和总线
      • 4.1. Central Processor Unit (CPU)
      • 4.2. BUS
      • 4.3. AHB Configuration (AHBCFG)
      • 4.4. AXI Configuration (AXICFG)
        • 4.4.1. 概述
        • 4.4.2. 功能描述
        • 4.4.3. 寄存器描述
      • 4.5. Memory Top (MTOP)
      • 4.6. Direct Memory Access (DMA)
    • 5. 安全
    • 6. 启动
    • 7. 时钟和电源
    • 8. 存储
    • 9. 多媒体
    • 10. 计时器
    • 11. 接口
    • 12. 模拟
  • 硬件指南
  • RTOS SDK
  • 关于我们
智显文档中心
  • »
  • 芯片手册 »
  • 4. 处理器和总线 »
  • 4.4. AXICFG

4.4. AXICFG

  • 4.4.1. 概述
    • 4.4.1.1. 特性说明
  • 4.4.2. 功能描述
    • 4.4.2.1. 带宽限流
    • 4.4.2.2. 优先级配置
  • 4.4.3. 寄存器描述
    • 4.4.3.1. 0x000+R*0x10+P*0x20(P=0~4) AXI_CFG0
    • 4.4.3.2. 0x004+R*0x10+P*0x20(P=0~4) AXI_CFG1
    • 4.4.3.3. 0xFFC AXICFG_VER
上一页 下一页

© 版权所有 2023 深圳市启明智显科技有限公司.