智显文档中心
  • 产品简介
  • 快速入门
  • 数据手册
  • 芯片手册
    • 1. 文档说明
    • 2. 地址映射
    • 3. 引脚复用
    • 4. 处理器和总线
    • 5. 安全
    • 6. 启动
    • 7. 时钟和电源
    • 8. 存储
    • 9. 多媒体
      • 9.1. Display Engine (DE)
      • 9.2. Graphics Engine (GE)
      • 9.3. Video Engine (VE)
      • 9.4. LCD
      • 9.5. LVDS
        • 9.5.1. 概述
        • 9.5.2. 功能描述
        • 9.5.3. 寄存器描述
      • 9.6. MIPI DSI
      • 9.7. Digital Video Port (DVP)
      • 9.8. AUDIO
      • 9.9. Integrated Interchip Sound (I2S)
    • 10. 计时器
    • 11. 接口
    • 12. 模拟
    • 13. 伺服系统
    • 14. 验证
  • 硬件指南
  • RTOS SDK
  • Openwrt SDK
  • 关于我们
智显文档中心
  • »
  • 芯片手册 »
  • 9. 多媒体 »
  • 9.5. LVDS

9.5. LVDS

  • 9.5.1. 概述
    • 9.5.1.1. 特性说明
    • 9.5.1.2. 原理框图
  • 9.5.2. 功能描述
    • 9.5.2.1. 功能实现
    • 9.5.2.2. VESA-24模式时序(也称NS模式)
    • 9.5.2.3. JEIDA模式时序
  • 9.5.3. 寄存器描述
    • 9.5.3.1. 0x000 LVDS_CTL
    • 9.5.3.2. 0x010 LVDS_CK_CFG
    • 9.5.3.3. 0x020 LVDS_0_SWAP
    • 9.5.3.4. 0x024 LVDS_1_SWAP
    • 9.5.3.5. 0x028 LVDS_0_POL_CTL
    • 9.5.3.6. 0x02C LVDS_1_POL_CTL
    • 9.5.3.7. 0x030 LVDS_0_PHY_CTL
    • 9.5.3.8. 0x034 LVDS_1_PHY_CTL
    • 9.5.3.9. 0x0FC VERSION
上一页 下一页

© 版权所有 2023 深圳市启明智显科技有限公司.