3. 布线设计

3.1. 电源

在多层板设计中，一般建议采用单独的电源平面和地平面。这样可以降低电源和地回路的阻抗。
- 参考 20H 规则是多层板电源和地层设计的准则，将地层边缘多出电源层边缘大约20倍两平面间距，这是做是为了减少板子边缘的边缘场辐射的影响。
- 在电源层和地平面上尽量避免密集摆放过孔，并保持电源层和地平面的完整性。
- 在合适的位置放置过孔。这样可以降低电源和地层的阻抗，有助于为信号提供一个低阻抗的回流回路。
- 避免信号走线跨越不同的参考平面，否则会引入信号完整性问题。
- 在多电源平面和地平面分割时，优先考虑敏感信号的布局走线。

3.2. 布局

PCB 布局时，要将不同功能的电路进行分类，比如电源、模拟电路、数字电路和高速接口连接器等，这些电路应该分模块放置在 PCB 板的不同区域。
- 电源电路放在电源输入端附近。元件放置按照从高压到低压的顺序。
- DCDC 或 LDO去耦电容应尽量靠近输入输出端口。
- 模拟电路更容易受外界干扰影响，建议将模拟电路放置在远离高压和高速数字电路的地方，减少噪声耦合。
- 建议晶体靠近CPU放置，尽量包地处理，与其他敏感元件保持安全距离。

3.3. 旁路和去耦

在CPU电源引脚处，就近放置电容，使电流先通过电容，然后再进入电源引脚。
- 去耦电容和旁路电容必须放置在尽可能靠近电源引脚的位置，保证滤波电路寄生电感最小化和电源提供瞬态大电流的能力。
- 注意去耦电容和旁路电容的电流回流路径，一定要保证回流路径尽量短。

3.4. DCDC电路

DC/DC 需要外接电感和电容。
- 尽量缩小 DC/DC 电流回路，以避免 EMI 问题。
- 让电流首先流经滤波电容，然后流至引脚。
- 去耦电容尽量靠近管脚放置，以避免环路不稳定问题。
- 尽量避免电感和电容之间不必要的通孔，降低环路阻抗。

3.5. 晶体振荡电路

PCB 板上的晶体振荡器电路有两种，分别是无源晶体振荡器和有源晶体振荡器。无源晶振应连接在器件的 XTAL_XI 和 XTAL_XO 引脚之间。晶体振荡器一方面会产生噪声，另一方面，它也是易受干扰的器件。
- 晶体和 XTAL_XI / XTAL_XO 之间的走线应尽可能短。同时保持两条走线的长度差不多。
- 将负载电容和反馈电阻放在晶体附近，以减少寄生参数的影响。
- 晶体和时钟线尽量包地处理。
- 地平面必须位于与晶体相关的组件和走线的正下方。
- 其他的信号线尽量避免穿过晶体相邻层。
- 提高晶体振荡器驱动电路的驱动强度会得到更好的 EMS 性能，但也可能会增加功耗并带来 EMI 的问题。

3.6. 高速信号

高速信号走线必须考虑传播延迟和阻抗匹配以保证设备间的良好通信。
- 高速信号（EMMC、SD卡、RMII、RGMII、USB、LVDS、MIPI、DVP）避免跨越不同参考平面。
- 避免在参考平面上出现开槽、孔洞和分割的情况。
- 当必须在不同的参考平面之间进行切换时，最好在信号切换通孔 100mil 附近提供接地回路通孔。
- 同一层上的时钟或片选信号与相邻走线的间距至少应为 2.5 倍（距参考平面的高度为 2.5 倍），以减少串扰。
- 数据、地址、时钟和控制信号线应做好阻抗匹配和走线长度控制（长度差取决于总线速率），并保持相同的过孔数量。

3.7. 屏蔽

连接器接口有金属的或者是外壳导电的，裸漏在外面可被接触到，例如 USB接口和以太网接口等，设计时应当考虑防静电性能。
- 连接器（USB接口和以太网接口）应设置单独的外壳屏蔽地。
- 外壳接地回路要尽量短，避免跨越关键信号或元件。
- 建议外壳屏蔽地用RC滤波电路或铁氧体磁珠连接到PCB数字地，注意连接位置和元件参数选择，这对EMC和EMI 性能至关重要。
- 信号尽量从背面走线，远离外壳。
- 其他元件或走线，与外壳保持一定的安全距离，尽量5mm以上，避免空气辐射路径。

3.8. 隔离

隔离在设计中经常用到，例如隔离强电和弱电，或者模拟电路和数字电路。
- 以RS485隔离电路为例，接口端与通信电路之间采用光耦隔离器用于隔离。为了提高隔离性能，在隔离器下方设置隔离间隙，且这种隔离间隙应用于所有平面（顶层/电源层/地层/底层）以保证良好的隔离性能。
- 以模拟电路隔离为例，模拟地和数字地之间需要设置隔离间隙，可放置0R电阻单点接地。

3.9. 信号回流路径

信号和电源都有自己的回流路径。地平面可以是信号和电源的参考面，电源面也可以作为信号的参考面。
- 回路面积越小，阻抗越小，串扰和电磁干扰（EMI）的影响也就越小。
- 去耦电容尽量靠近输入输出端口，回流信号可以从表层直接回流至源端，最大程度地减小电流回流路径和阻抗。
- 考虑信号返回路径时，一定要避开电流回环路径上的断开点。电流回环的面积越小，EMC的性能就越好。