4. 设计自查

4.1. 存储

表 4.3 DDR电路设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	若产品对功耗和发热敏感，建议采用外置DCDC供电。
2	采用内部LDO供电，layout需要注意GND焊盘散热问题

表 4.4 显示接口设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	若使用 RGB666 或 RGB565，FPC接口数据低位需接GND
2	只有 RGB888 支持高低位顺序互换
3	注意MIPI DSI CKP/CKN不能与其它数据线互换

表 4.5 Speaker设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	DSPK为数字逻辑信号，需要外接RC（R=100，C=470nF）滤波转换成模拟信号，才能给到音频功放芯片
2	DSPK端口采用VCC3V3供电，容易受到VCC3V3干扰，可采用单与门和LDO25进行隔离消除干扰

表 4.6 以太网设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	若使用内部参考时钟，RMII_TXC 输出时钟接外部PHY_TXC，外部PHY_TXC需配置为Input
2	若使用外部参考时钟，RMII_REF_CLK 输入时钟接外部PHY_TXC，外部PHY_TXC需配置为Output
3	若使用CLK_OUT输出25M时钟供给外部PHY使用， CLK_OUT接PHY_XTAL2，PHY_XTAL1需要接GND
4	MDIO 信号要求接上拉电阻
5	偏置电阻必须焊接，阻值根据外部PHY确定，阻值通常为2.49k或6.19k，选择1%精度

表 4.7 串行通信接口设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	I2C 信号是OD输出，需外接上拉电阻，根据负载不同，对接sensor建议选择2k，其余选择4.7k。
2	I2C 同一路信号挂多个设备时，地址不能重复。

表 4.8 特殊GPIO设计Checklist
序号	事项	确认（PASS/NO PASS）	备注
1	默认使用PA0下拉检测，可在UBOOT或bootloader配置任意IO为下拉检测或上拉检测进入升级模式，建议预留按键或跳线
2	RTC_IO为OD输出，使用时需要外挂上拉电阻，上拉电平不超过5V，可用于唤醒或输出32K时钟。