7.1.3. 寄存器列表

表 7.1 CMU 寄存器地址映射表

Module Name	Mapping Size	Offset
CMU	4 KB	0x000

表 7.2 CMU 寄存器列表

Register Name	Offset	Description
PLL_INT0_GEN	0x000	PLL_INT0通用（PLL_INT0 General）
PLL_INT1_GEN	0x004	PLL_INT1通用（PLL_INT1 General）
PLL_FRA0_GEN	0x020	PLL_FRA0通用（PLL_FRA0 General）
PLL_FRA2_GEN	0x028	PLL_FRA2通用（PLL_FRA2 General）
PLL_INT0_CFG	0x040	PLL_INT0配置（PLL_INT0 Configuration）
PLL_INT1_CFG	0x044	PLL_INT1配置（PLL_INT1 Configuration）
PLL_FRA0_CFG	0x060	PLL_FRA0配置（PLL_FRA0 Configuration）
PLL_FRA2_CFG	0x068	PLL_FRA2配置（PLL_FRA2 Configuration）
PLL_FRA0_SDM	0x080	PLL_FRA0展频（PLL_FRA0 Spread Spectrum）
PLL_FRA2_SDM	0x088	PLL_FRA2展频（PLL_FRA2 Spread Spectrum）
PLL_COM	0x0A0	PLL公共（PLL Common)
PLL_IN	0x0A4	PLL输入（PLL Input）
CLK_AXI_AHB	0x100	AXI AHB 时钟（AXI & AHB Clock）
CLK_APB0	0x120	APB0时钟（APB0 Clock）
CLK_CPU	0x200	CPU时钟（CPU Clock）
CLK_WDOG	0x20C	WDOG时钟（WDOG Clock）
CLK_DISP	0x220	DISP时钟（DISP Clock）
CLK_AUD_SCLK	0x230	AUDIO串行时钟（Audio Serial Clock）
CLK_DMA	0x410	DMA时钟（DMA Clock）
CLK_DCE	0x414	DCE时钟（DCE Clock）
CLK_XSPI	0x45C	XSPI时钟（XSPI Clock）
CLK_QSPI0	0x460	QSPI0时钟（QSPI0 Clock）
CLK_QSPI1	0x464	SPI1时钟（QSPI1 Clock）
CLK_SDMC0	0x470	SDMC0时钟（SDMC0 Clock）
CLK_SDMC1	0x474	SDMC1时钟（SDMC1 Clock）
CLK_SYSCFG	0x800	SYSCFG时钟（SYSCFG Clock）
CLK_SPI_ENC	0x810	SPI_ENC时钟（SPI_ENC Clock）
CLK_MTOP	0x81C	MTOP时钟（MTOP Clock）
CLK_AUDIO	0x830	AUDIO时钟（AUDIO Clock）
CLK_GPIO	0x83C	GPIO时钟（GPIO Clock）
CLK_UART0	0x840	UART0时钟（UART0 Clock）
CLK_UART1	0x844	UART1时钟（UART1 Clock）
CLK_UART2	0x848	UART2时钟（UART2 Clock）
CLK_UART3	0x84C	UART3时钟（UART3 Clock）
CLK_LCD	0x880	LCD时钟（LCD Clock）
CLK_MDI	0x894	MDI时钟（MDI Clock）
CLK_DE	0x8C0	DE时钟（DE Clock）
CLK_GE	0x8C4	GE时钟（GE Clock）
CLK_VE	0x8C8	VE时钟（VE Clock）
CLK_SID	0x904	SID时钟（SID Clock）
CLK_GTC	0x90C	GTC时钟（GTC Clock）
CLK_I2C0	0x960	I2C0时钟（I2C0 Clock）
CLK_I2C1	0x964	I2C1时钟（I2C1 Clock）
CLK_CAN0	0x980	CAN0时钟（CAN0 Clock）
CLK_CAN1	0x984	CAN1时钟（CAN1 Clock）
CLK_PWM	0x990	PWM时钟（PWM Clock）
CLK_ADCIM	0x9A0	ADCIM时钟（ADCIM Clock）
CLK_GPAI	0x9A4	GPAI时钟（GPAI Clock）
CLK_RTP	0x9A8	RTP时钟（RTP Clock）
CLK_THS	0x9AC	THS时钟（THS Clock）
CLK_CIR	0x9B0	CIR时钟（CIR Clock）
CMU_VER	0xFFC	CMU版本（CMU Version）

7.1.4. 寄存器描述

7.1.4.1. 0x0000 PLL_INT0_GEN

默认值：0x08002010			PLL_INT0通用（PLL_INT0 General）
位域	类型	默认值	描述
31:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出 该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路 为OSC_24M时钟使用；在启动和休眠场景也可使用OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 打开 该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作 注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作 保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:打开锁相环电路 锁相环输出频率PLL_O=24/(P+1)*(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M
15:8	R/W	0x20	FACTOR_N 锁相环倍频系数 在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x1	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.4.2. 0x0004 PLL_INT1_GEN

默认值：0x08003010			PLL_INT1通用（PLL_INT1 General）
位域	类型	默认值	描述
31:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出 该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路 为OSC_24M时钟使用；在启动和休眠场景也可使用OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 打开 该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作 注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作 保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:打开锁相环电路 锁相环输出频率PLL_O=24/(P+1)*(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M
15:8	R/W	0x30	FACTOR_N 锁相环倍频系数 在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x1	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.4.3. 0x0020 PLL_FRA0_GEN

默认值：0x08002010			PLL_FRA0通用（PLL_FRA0 General）
位域	类型	默认值	描述
31:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出 该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路 为OSC_24M时钟使用；在启动和休眠场景也可使用OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 打开 该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作 注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作 保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:打开锁相环电路 锁相环输出频率PLL_O=24/(P+1)*(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M
15:8	R/W	0x20	FACTOR_N 锁相环倍频系数 在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x1	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.4.4. 0x0028 PLL_FRA2_GEN

默认值：0x08002010			PLL_FRA2通用（PLL_FRA2 General）
位域	类型	默认值	描述
31:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节 数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出 该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路 为OSC_24M时钟使用；在启动和休眠场景也可使用OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 打开 该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作 注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作 保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:打开锁相环电路 锁相环输出频率PLL_O=24/(P+1)*(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M
15:8	R/W	0x20	FACTOR_N 锁相环倍频系数 在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x1	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.4.5. 0x0040 PLL_INT0_CFG

默认值：0x240C4010			PLL_INT0配置（PLL_INT0 Configuration）
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_BINT BIT9:8同时有其他用途 BIT9:LDO偏置电流 0: 4uA 1: 2uA BIT8:偏置电流倍数 0: ×4 1: ×1
7	-	-	-
6:0	R/W	0x10	PLL_CINT PLL初始振荡频率

7.1.4.6. 0x0044 PLL_INT1_CFG

默认值：0x240C4010			PLL_INT1配置（PLL_INT1 Configuration）
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_BINT BIT9:8同时有其他用途 BIT9:LDO的cascode管尺寸 0: 正常设计 1: W/L互换 BIT8:负载配置 0: 不增加负载 1: 额外电流源负载
7	-	-	-
6:0	R/W	0x10	PLL_CINT PLL初始振荡频率

7.1.4.7. 0x0060 PLL_FRA0_CFG

默认值：0x00000000			PLL_FRA0配置（PLL_FRA0 Configuration）
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0: 关闭 1: 使能 该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0: 关闭 1: 使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

7.1.4.8. 0x0068 PLL_FRA2_CFG

默认值：0x00000000			PLL_FRA2配置（PLL_FRA2 Configuration）
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0: 关闭 1: 使能 该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0: 关闭 1: 使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

7.1.4.9. 0x0080 PLL_FRA0_SDM

默认值：0x00000000			PLL_FRA0展频（PLL_FRA0 Spread Spectrum）
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:打开
30:29	R/W	0x0	SDM_MODE 展频模式 0:DC=0 1:DC=1 2:三角波 3:预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0:31.5KHz 1:32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线 该位域越小表示幅度越大

7.1.4.10. 0x0088 PLL_FRA2_SDM

默认值：0x00000000			PLL_FRA2展频（PLL_FRA2 Spread Spectrum）
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:打开
30:29	R/W	0x0	SDM_MODE 展频模式 0:DC=0 1:DC=1 2:三角波 3:预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0:31.5KHz 1:32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线 该位域越小表示幅度越大

7.1.4.11. 0x00A0 PLL_COM

默认值：0x00000009			PLL公共（PLL Common)
位域	类型	默认值	描述
31:4	-	-	-
3:1	R/W	0x4	LDO_VSET LDO电压设置 0:0.90V 1:0.95V 2:1.00V 3:1.05V 4:1.10V 5:1.15V 6:1.20V 7:1.25V
0	R/W	0x1	LDO_EN LDO使能 0:关闭 1:打开

7.1.4.12. 0x00A4 PLL_IN

默认值：0xE0004032			PLL输入（PLL Input）
位域	类型	默认值	描述
31:30	R/W	0x3	XTAL_GM 24M晶体驱动调节 值越大表示驱动越强
29	R/W	0x1	XTAL_START 24M晶体启动 0:关闭 1:打开 该寄存器在晶体起振后可以关闭，节省功耗
28	R/W	0x0	XTAL_EN XTAL振荡使能 0:关闭 1:打开 XTAL_EN=1时，PA2 PA3引脚功能被屏蔽，PA2固定为XTAL_XI，PA3固定为XTAL_XO
27:20	W	0x0	PLL_IN_WR_KEY PLL_IN写关键字 对 PLL_IN 进行写操作，需要同时对该字段写0xAC才能写入
19:17	-	-	-
16	R/W	0x0	OSC_ATB_EN 24M振荡器测试输出使能信号 0:关闭 1:打开
15	-	-	-
14:8	R/W	0x40	OSC_OUT_TR 24M振荡器频率配置 0:12MHz ·· 64:24MHz ·· 127:36MHz 每一档对应187.5KHz
7	-	-	-
6:4	R/W	0x3	OSC_OUT_SEL(OSC_OUT_TR=1000000) 24M振荡器频率选择输出 0:18MHz 1:20MHz 2:22MHz 3:24MHz 4:26MHz 5:28MHz 6:30MHz 7:32MHz
3:2	-	-	-
1	R/W	0x1	OSC24M_EN OSC24M振荡使能 0:关闭 1:打开
0	R/W	0x0	XTAL_SEL 外挂晶振选择 0:OSC24M 1:XTAL 方案使用外挂晶振时，需要先配置XTAL_EN=1，延迟1ms，再配置XTAL_SEL=1

7.1.4.13. 0x0100 CLK_AXI_AHB

默认值：0x00000000			AXI AHB 时钟（AXI & AHB Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0:CLK_24M 1:PLL_INT1/(DIV+1) 除频系数为DIV+1,50%占空比，支持动态调频
7:4	-	-	-
3:0	R/W	0x0	BUS_CLK_DIV 总线时钟除频系数

7.1.4.14. 0x0120 CLK_APB0

默认值：0x00000000			APB0时钟（APB0 Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0:CLK_24M 1:PLL_INT1/(DIV+1) 除频系数为DIV+1,50%占空比，支持动态调频
7:4	-	-	-
3:0	R/W	0x0	BUS_CLK_DIV 总线时钟除频系数

7.1.4.15. 0x0200 CLK_CPU

默认值：0x00010000			CPU时钟（CPU Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	CPU_CLK_SEL CPU时钟源选择 0:CLK_24M 1:PLL_INT0/(DIV+1) 选择’1’时，除频系数为DIV+1(1~32) 50%占空比，支持动态调频
7:4	-	-	-
3:0	R/W	0x0	CPU_CLK_DIV 输入时钟除频系数

7.1.4.16. 0x020C CLK_WDOG

默认值：0x00000000			WDOG时钟（WDOG Clock）
位域	类型	默认值	描述
31:29	-	-	-
28	R/W	0x0	CLK_WDOG_WR_DIS CLK_WDOG寄存器写失效 0: 控制位可写 1: 控制位写失效 注意该位一旦写1后该寄存器无法写入，即通过软件无法清零， 只有在下次复位CMU总线的时候才能清零实现配置
27:14	-	-	-
13	R/W	0x0	WDOG_MOD_RSTN WDOG模块复位控制 0:复位有效 1:复位无效
12	R/W	0x0	WDOG_BUS_EN WDOG总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	WDOG_CLK_EN WDOG时钟使能 0:关闭模块时钟 1:打开模块时钟
7:0	-	-	-

7.1.4.17. 0x0220 CLK_DISP

默认值：0x00000000			DISP时钟（DISP Clock）
位域	类型	默认值	描述
31:12	-	-	-
11:10	R/W	0x0	PIXCLK_DIV_L 像素时钟除频系数L 除频系数为2L(1/2/4/8),50%占空比
9	-	-	-
8:4	R/W	0x0	PIXCLK_DIV_M 像素时钟除频系数M 除频系数为M+1(1~32),50%占空比
3	-	-	-
2:0	R/W	0x0	SCLK_DIV_N 串行时钟除频系数，串行时钟源于PLL_FRA2 除频系数为2N(1/2/4/8/16/32/64/128),50%占空比

7.1.4.18. 0x0230 CLK_AUD_SCLK

默认值：0x00000000			AUDIO串行时钟（Audio Serial Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	AUD_CLK_SEL 时钟源选择 0: PLL_INT1 1: PLL_FRA0 AUD_CLK_SEL=0，输出时钟频率为 PLL_INT1/(SCLK_DIV+1) AUD_CLK_SEL=1，输出时钟频率为 PLL_FRA0/(SCLK_DIV+1)
7:5	-	-	-
4:0	R/W	0x0	SCLK_DIV SCLK除频系数，SCLK来源于PLL_INT1 除频系数为DIV+1(1~32)，50%占空比 当PLL配置为588MHz: DIV=0x17，AUD_SCLK=24.5MHz, 约为24.576MHz（48KHz应用） DIV=0x19，AUD_SCLK≈22.6415MHz, 约为22.6154MHz（44.1KHz应用） 精度偏差在5‰以内

7.1.4.19. 0x0410 CLK_DMA

默认值：0x00000000			DMA时钟（DMA Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.20. 0x0414 CLK_DCE

默认值：0x00000000			DCE时钟（DCE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.21. 0x045C CLK_XSPI

默认值：0x00000000			XSPI时钟（XSPI Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.22. 0x0460 CLK_QSPI0

默认值：0x00000000			QSPI0时钟（QSPI0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.23. 0x0464 CLK_QSPI1

默认值：0x00000000			SPI1时钟（QSPI1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.24. 0x0470 CLK_SDMC0

默认值：0x00000000			SDMC0时钟（SDMC0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.25. 0x0474 CLK_SDMC1

默认值：0x00000000			SDMC1时钟（SDMC1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.26. 0x0800 CLK_SYSCFG

默认值：0x00000000			SYSCFG时钟（SYSCFG Clock）
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.27. 0x0810 CLK_SPI_ENC

默认值：0x00000000			SPI_ENC时钟（SPI_ENC Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:0	-	-	-

7.1.4.28. 0x081C CLK_MTOP

默认值：0x00000000			MTOP时钟（MTOP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.29. 0x0830 CLK_AUDIO

默认值：0x00000000			AUDIO时钟（AUDIO Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:0	-	-	-

7.1.4.30. 0x083C CLK_GPIO

默认值：0x00000000			GPIO时钟（GPIO Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.31. 0x0840 CLK_UART0

默认值：0x00000000			UART0时钟（UART0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.32. 0x0844 CLK_UART1

默认值：0x00000000			UART1时钟（UART1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.33. 0x0848 CLK_UART2

默认值：0x00000000			UART2时钟（UART2 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.34. 0x084C CLK_UART3

默认值：0x00000000			UART3时钟（UART3 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数

7.1.4.35. 0x0880 CLK_LCD

默认值：0x00000000			LCD时钟（LCD Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:0	-	-	-

7.1.4.36. 0x08C0 CLK_DE

默认值：0x00000000			DE时钟（DE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.37. 0x08C4 CLK_GE

默认值：0x00000000			GE时钟（GE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.38. 0x08C8 CLK_VE

默认值：0x00000000			VE时钟（VE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开 此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.4.39. 0x0904 CLK_SID

默认值：0x00000100			SID时钟（SID Clock）
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	1	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟
7:0	-	-	-

7.1.4.40. 0x090C CLK_GTC

默认值：0x00000000			GTC时钟（GTC Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.41. 0x0960 CLK_I2C0

默认值：0x00000000			I2C0时钟（I2C0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.42. 0x0964 CLK_I2C1

默认值：0x00000000			I2C1时钟（I2C1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.43. 0x0980 CLK_CAN0

默认值：0x00000000			CAN0时钟（CAN0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.44. 0x0984 CLK_CAN1

默认值：0x00000000			CAN1时钟（CAN1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.45. 0x0990 CLK_PWM

默认值：0x00000000			PWM时钟（PWM Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟 固定使用24M时钟
7:0	-	-	-

7.1.4.46. 0x09A0 CLK_ADCIM

默认值：0x00000000			ADCIM时钟（ADCIM Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:打开模块时钟 固定使用24M时钟
7:0	-	-	-

7.1.4.47. 0x09A4 CLK_GPAI

默认值：0x00000000			GPAI时钟（GPAI Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.48. 0x09A8 CLK_RTP

默认值：0x00000000			RTP时钟（RTP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.49. 0x09AC CLK_THS

默认值：0x00000000			THS时钟（THS Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.50. 0x09B0 CLK_CIR

默认值：0x00000000			CIR时钟（CIR Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效 此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.4.51. 0x0FFC CMU_VER

默认值：0x00000102			CMU版本（CMU Version）
位域	类型	默认值	描述
31:0	RO	0x00000102	VERSION 版本