6.5. 时钟配置
BROM 阶段使用的总线和模块，以及各模块的时钟配置如下表所示。
名字 |
量产工作频率 |
量产时钟来源 |
时钟源频率 |
时钟除频 |
|---|---|---|---|---|
AXI/AHB |
196MHz |
PLL_INT1 |
588MHz |
3 |
APB0 |
24MHz |
OSC24M |
24MHz |
– |
APB1 |
24MHz |
OSC24M |
24MHz |
– |
CPU |
24MHz |
OSC24M |
24MHz |
– |
SRAM |
196MHz |
PLL_INT1 |
588MHz |
3 |
SID |
24MHz |
OSC24M |
24MHz |
– |
UART |
24MHz |
OSC24M(APB1) |
24MHz |
– |
TIMER |
24MHz |
OSC24M(APB1) |
24MHz |
– |
DMA |
196MHz |
PLL_INT1(AHB) |
588MHz |
3 |
SDMC |
25MHz |
PLL_FRA0 |
396MHz |
4 |
SPI |
24MHz |
PLL_FRA0 |
396MHz |
4 |
SPIENC |
196MHz |
PLL_INT1(AHB) |
588MHz |
3 |
说明：
SDMC/SPI 模块输入的频率为99MHz，通过内部分频设置最大工作频率约为 25MHz
USB/DMA/SPIENC/SRAM/ROM 直接使用 AHB 的时钟频率