7.1.3. 寄存器描述

7.1.3.1. 0x0000 PLL_INT0_GEN

默认值：0x88001400			PLL_INT0通用（PLL_INT0 General）
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0: PLL寄存器配置无效 1: PLL寄存器配置有效注意为保证PLL正常输出，该寄存器不可配置为低
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路为OSC_24M时钟使用在启动和休眠场景也可使用OSC_24M时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 使能该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:使能锁相环电路 *锁相环输出频率PLL_O=24/(P+1)(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M**
15:8	R/W	0x14	FACTOR_N 锁相环倍频系数在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.3.2. 0x0004 PLL_INT1_GEN

默认值：0x88003100			PLL_INT1通用（PLL_INT1 General）
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0: PLL寄存器配置无效 1: PLL寄存器配置有效注意为保证PLL正常输出，该寄存器不可配置为低
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路为OSC_24M时钟使用在启动和休眠场景也可使用OSC_24M时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 使能该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:使能锁相环电路 *锁相环输出频率PLL_O=24/(P+1)(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M**
15:8	R/W	0x31	FACTOR_N 锁相环倍频系数在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.3.3. 0x0020 PLL_FRA0_GEN

默认值：0x88002900			PLL_FRA0通用（PLL_FRA0 General）
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0: PLL寄存器配置无效 1: PLL寄存器配置有效注意为保证PLL正常输出，该寄存器不可配置为低
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路为OSC_24M时钟使用在启动和休眠场景也可使用OSC_24M时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 使能该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:使能锁相环电路 *锁相环输出频率PLL_O=24/(P+1)(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M**
15:8	R/W	0x29	FACTOR_N 锁相环倍频系数在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

7.1.3.4. 0x0024 PLL_FRA1_GEN

默认值：0x88002801			PLL_FRA1通用（PLL_FRA1 General）
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0: PLL寄存器配置无效 1: PLL寄存器配置有效注意为保证PLL正常输出，该寄存器不可配置为低
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路为OSC_24M时钟使用在启动和休眠场景也可使用OSC_24M时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 使能该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:使能锁相环电路 *锁相环输出频率PLL_O=24/(P+1)(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M**
15:8	R/W	0x28	FACTOR_N 锁相环倍频系数在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	1	FACTOR_P 锁相环输入除频系数

7.1.3.5. 0x0028 PLL_FRA2_GEN

默认值：0x88006201			PLL_FRA2通用（PLL_FRA2 General）
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0: PLL寄存器配置无效 1: PLL寄存器配置有效注意为保证PLL正常输出，该寄存器不可配置为低
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0: OSC_24M输出 1: PLL时钟输出该选择不受其他寄存器影响，PLL损坏不工作时，时钟可旁路为OSC_24M时钟使用在启动和休眠场景也可使用OSC_24M时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0: 关闭 1: 使能该位域也做为PLL_TEST_EN，使用PLL_TEST需要将该位域配置为1
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0: 关闭 1: 使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0: 未锁定 1: 锁定，锁相环稳定工作注意在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证PLL正常使用
16	R/W	0x0	PLL_EN 锁相环电路使能 0:关闭锁相环电路 1:使能锁相环电路 *锁相环输出频率PLL_O=24/(P+1)(N+1)/(M+1)MHz P、N、M分别为FACTOR_P、FACTOR_N、FACTOR_M**
15:8	R/W	0x62	FACTOR_N 锁相环倍频系数在应用中，N配置范围为14到199
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	1	FACTOR_P 锁相环输入除频系数

7.1.3.6. 0x0040 PLL_INT0_CFG

默认值：0x240C4040			PLL_INT0配置（PLL_INT0 Configuration）
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_B
7	-	-	-
6:0	R/W	0x40	PLL_CINT PLL初始振荡频率

7.1.3.7. 0x0044 PLL_INT1_CFG

默认值：0x240C4040			PLL_INT1配置（PLL_INT1 Configuration）
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_B
7	-	-	-
6:0	R/W	0x40	PLL_CINT PLL初始振荡频率

7.1.3.8. 0x0060 PLL_FRA0_CFG

默认值：0x00000000			PLL_FRA0配置（PLL_FRA0 Configuration）
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0: 关闭 1: 使能该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0: 关闭 1: 使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

7.1.3.9. 0x0064 PLL_FRA1_CFG

默认值：0x00000000			PLL_FRA1配置（PLL_FRA1 Configuration）
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0: 关闭 1: 使能该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0: 关闭 1: 使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

7.1.3.10. 0x0068 PLL_FRA2_CFG

默认值：0x00000000			PLL_FRA2配置（PLL_FRA2 Configuration）
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0: 关闭 1: 使能该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0: 关闭 1: 使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

7.1.3.11. 0x0080 PLL_FRA0_SDM

默认值：0x00000000			PLL_FRA0展频（PLL_FRA0 Spread Spectrum）
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:使能
30:29	R/W	0x0	SDM_MODE 展频模式 0:DC=0 1:DC=1 2:三角波 3:预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0:31.5KHz 1:32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

7.1.3.12. 0x0084 PLL_FRA1_SDM

默认值：0x00000000			PLL_FRA1展频（PLL_FRA1 Spread Spectrum）
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:使能
30:29	R/W	0x0	SDM_MODE 展频模式 0:DC=0 1:DC=1 2:三角波 3:预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0:31.5KHz 1:32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

7.1.3.13. 0x0088 PLL_FRA2_SDM

默认值：0x00000000			PLL_FRA2展频（PLL_FRA2 Spread Spectrum）
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:使能
30:29	R/W	0x0	SDM_MODE 展频模式 0:DC=0 1:DC=1 2:三角波 3:预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0:31.5KHz 1:32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

7.1.3.14. 0x00A0 PLL_COM

默认值：0x80000009			PLL公共（PLL Common)
位域	类型	默认值	描述
31	R/W	0x1	COMMON_GATE 整个电路使能（包括PLL/LDO/BIAS） 0:关闭 1:使能
30:13	-	-	-
12	R/W	0x0	CK_TEST_SEL PLL输入测试时钟选择 0:选择内部时钟 1:选择外部时钟
11:8	R/W	0x0	TEST_CLK_SEL 测试时钟选择，测试使用 0:PLL_INT0 1:PLL_INT1 2:PLL_FRA0 3:PLL_FRA1 4:PLL_FRA2 5~15:预留该功能为测试及调试使用，实际应用不打开
7:6	R/W	0x0	TEST_CLK_DIV 测试时钟分频，测试使用 0:不分频 1:2分频 2:4分频 3:8分频该功能为测试及调试使用，实际应用不打开
5	R/W	0x0	TEST_CLK_OUT 测试时钟输出使能 0:关闭 1:使能该功能为测试及调试使用，实际应用不打开
4	R/W	0x0	TEST_CLK_PAD 测试时钟引脚使能 0:关闭 1:使能该功能为测试及调试使用，实际应用不打开
3:1	R/W	0x4	LDO_VSET LDO电压设置 0:0.90V 1:0.95V 2:1.00V 3:1.05V 4:1.10V 5:1.15V 6:1.20V 7:1.25V
0	R/W	0x1	LDO_EN LDO使能 0:关闭 1:使能

7.1.3.15. 0x00A4 PLL_IN

默认值：0xF0840102			PLL输入（PLL Input）
位域	类型	默认值	描述
31:30	R/W	0x3	XTAL_GM 24M晶体驱动调节值越大表示驱动越强
29	R/W	0x1	XTAL_START 24M晶体使能 0:关闭 1:使能该寄存器在晶体起振后可以关闭，节省功耗
28	R/W	0x1	XTAL_EN XTAL振荡使能 0:关闭 1:使能
27:1	-*	-	-
0	R/W	0x0	PLL_IN_SEL(CLK_24M) 锁相环输入选择 0:XTAL 1:DCXO 该功能为测试及调试使用，实际应用配置为0

7.1.3.16. 0x00E0 CLK_OUT0

默认值：0x00000000			CLK0输出（CLK0 Output）
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0:时钟输出关闭 1:时钟输出使能时钟输出频率CLK_OUT=CLK_SRC/(DIV_N+1) 除频系数为1~256,时钟输出为50%占空比
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0:PLL_INT1 1:PLL_FRA1 2:PLL_FRA2 3:预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

7.1.3.17. 0x00E4 CLK_OUT1

默认值：0x00000000			CLK1输出（CLK1 Output）
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0:时钟输出关闭 1:时钟输出使能时钟输出频率CLK_OUT=CLK_SRC/(DIV_N+1) 除频系数为1~256;时钟输出为50%占空比
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0:PLL_INT1 1:PLL_FRA1 2:PLL_FRA2 3:预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

7.1.3.18. 0x00E8 CLK_OUT2

默认值：0x00000000			CLK2输出（CLK2 Output）
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0:时钟输出关闭 1:时钟输出使能时钟输出频率CLK_OUT=CLK_SRC/(DIV_N+1) 除频系数为1~256;时钟输出为50%占空比
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0:PLL_INT1 1:PLL_FRA1 2:PLL_FRA2 3:预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

7.1.3.19. 0x00EC CLK_OUT3

默认值：0x00000000			CLK3输出（CLK3 Output）
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0:时钟输出关闭 1:时钟输出使能时钟输出频率CLK_OUT=CLK_SRC/(DIV_N+1) 除频系数为1~256;时钟输出为50%占空比
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0:PLL_INT1 1:PLL_FRA1 2:PLL_FRA2 3:预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

7.1.3.20. 0x0100 CLK_AXI0

默认值：0x00000000			AXI0时钟（AXI0 Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0:CLK_24M 1:PLL_INT1/(DIV+1) 除频系数为DIV+1,50%占空比，支持动态调频
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

7.1.3.21. 0x0110 CLK_AHB0

默认值：0x00000000			AHB0时钟（AHB0 Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0:CLK_24M 1:PLL_INT1/(DIV+1) 除频系数为DIV+1,50%占空比，支持动态调频
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

7.1.3.22. 0x0120 CLK_APB0

默认值：0x00000000			APB0时钟（APB0 Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0:CLK_24M 1:PLL_INT1/(DIV+1) 除频系数为DIV+1,50%占空比，支持动态调频
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

7.1.3.23. 0x0200 CLK_CPU

默认值：0x00010000			CPU时钟（CPU Clock）
位域	类型	默认值	描述
31:21	-	-	-
20:16	R/W	0x1	CPU_AXI_CLK_DIV CPUAXI总线时钟除频，除频系数为DIV+1(1~32) 注意时钟源来自CPU时钟
15:9	-	-	-
8	R/W	0x0	CPU_CLK_SEL CPU时钟源选择 0:CLK_24M 1:PLL_INT0/(DIV+1) 选择’1’时，除频系数为DIV+1(1~32) 50%占空比，支持动态调频
7:5	-	-	-
4:0	R/W	0x0	CPU_CLK_DIV 输入时钟除频系数

7.1.3.24. 0x0204 CLK_DM

默认值：0x00000000			DM时钟（DM Clock）
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	DM_CLK_SEL DM时钟源选择 0:CLK_24M 1:PLL_INT0/(DIV+1) 选择’1’时，除频系数为DIV+1(1~32) 50%占空比，支持动态调频
7:5	-	-	-
4:0	R/W	0x0	DM_CLK_DIV 输入时钟除频系数

7.1.3.25. 0x020C CLK_WDOG

默认值：0x00000000			WDOG时钟（WDOG Clock）
位域	类型	默认值	描述
31:29	-	-	-
28	R/W	0x0	CLK_WDOG_WR_DIS CLK_WDOG寄存器写失效 0: 控制位可写 1: 控制位写失效注意该位一旦写1后该寄存器无法写入，即通过软件无法清零，只有在下次复位CMU总线的时候才能清零实现配置
27:14	-	-	-
13	R/W	0x0	WDOG_MOD_RSTN WDOG模块复位控制 0:复位有效 1:复位无效
12	R/W	0x0	WDOG_BUS_EN WDOG总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	WDOG_CLK_EN WDOG时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.26. 0x0210 CLK_DDR

默认值：0x00000000			DDR时钟（DDR Clock）
位域	类型	默认值	描述
31:20	-	-	-
19	R/W	0x0	AXI_RSTN AXI总线复位控制 0:复位有效 1:复位放开
18	R/W	0x0	AXI_CLK_EN AXI总线时钟使能 0:关闭总线时钟 1:使能总线时钟
17	R/W	0x0	AHB_RSTN AHB总线复位控制 0:复位有效 1:复位放开
16	R/W	0x0	AHB_CLK_EN AHB总线时钟使能 0:关闭总线时钟 1:使能总线时钟
15	R/W	0x0	PHY_APB_RSTN PHYAPB总线复位控制 0:复位有效 1:复位放开
14	R/W	0x0	PHY_APB_CLK_EN PHYAPB总线时钟使能 0:关闭总线时钟 1:使能总线时钟
13	R/W	0x0	PHY_RSTN PHY复位控制 0:复位有效 1:复位放开
12	R/W	0x0	PHY_CLK_EN PHY模块时钟使能 0:关闭模块时钟 1:使能模块时钟
11	R/W	0x0	CTLR_APB_RSTN 控制器APB总线复位控制 0:复位有效 1:复位放开
10	R/W	0x0	CTLR_APB_CLK_EN 控制器APB总线时钟使能 0:关闭总线时钟 1:使能总线时钟
9	R/W	0x0	CTLR_RSTN 控制器复位控制 0:复位有效 1:复位放开
8	R/W	0x0	CTLR_CLK_EN 控制器时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	CTLR_CLK_DIV 输入时钟除频系数除频系数为DIV+1(1~32),50%占空比，支持动态调频

7.1.3.27. 0x0220 CLK_DISP

默认值：0x00000000			DISP时钟（DISP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13:12	R/W	0x0	PIXCLK_DIV_SEL 像素时钟除频设置，像素时钟来源于串行时钟 0:整数除频，50%占空比除频系数为2L×(M+1) 1:固定3.5除频，非50%占空比 2:固定4.5除频，非50%占空比
11:10	R/W	0x0	PIXCLK_DIV_L 像素时钟除频系数L 除频系数为2L(1/2/4/8),50%占空比
9	-	-	-
8:4	R/W	0x0	PIXCLK_DIV_M 像素时钟除频系数M 除频系数为M+1(1~32),50%占空比
3	-	-	-
2:0	R/W	0x0	SCLK_DIV_N 串行时钟除频系数，串行时钟源于PLL_FRA2 除频系数为2N(1/2/4/8/16/32/64/128),50%占空比

7.1.3.28. 0x0410 CLK_DMA

默认值：0x00000000			DMA时钟（DMA Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.29. 0x0418 CLK_CE

默认值：0x00000000			CE时钟（CE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.30. 0x041C CLK_USB_DEV

默认值：0x00000000			USB_DEV时钟（USB_DEV Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.31. 0x0420 CLK_USB_HOST0

默认值：0x00000000			USB_HOST0时钟（USB_HOST0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.32. 0x0424 CLK_USB_HOST1

默认值：0x00000000			USB_HOST1时钟（USB_HOST1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.33. 0x0430 CLK_USB_PHY0

默认值：0x00000000			USB_PHY0时钟（USB_PHY0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.34. 0x0434 CLK_USB_PHY1

默认值：0x00000000			USB_PHY1时钟（USB_PHY1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.35. 0x0440 CLK_GMAC0

默认值：0x00000000			GMAC0时钟（GMAC0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.36. 0x0444 CLK_GMAC1

默认值：0x00000000			GMAC1时钟（GMAC1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.37. 0x0460 CLK_SPI0

默认值：0x00000000			CLK_SPI0时钟（CLK_SPI0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.38. 0x0464 CLK_SPI1

默认值：0x00000000			SPI1时钟（SPI1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.39. 0x0468 CLK_SPI2

默认值：0x00000000			SPI2时钟（SPI2 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.40. 0x046C CLK_SPI3

默认值：0x00000000			SPI3时钟（SPI3 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.41. 0x0470 CLK_SDMC0

默认值：0x00000000			SDMC0时钟（SDMC0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.42. 0x0474 CLK_SDMC1

默认值：0x00000000			SDMC1时钟（SDMC1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.43. 0x0478 CLK_SDMC2

默认值：0x00000000			SDMC2时钟（SDMC2 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.44. 0x04A0 CLK_PBUS

默认值：0x00000000			PBUS时钟（PBUS Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开注意此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开注意该寄存器对USB_PHY无效
11:0	-	-	-

7.1.3.45. 0x0800 CLK_SYSCFG

默认值：0x00000000			SYSCFG时钟（SYSCFG Clock）
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.46. 0x0810 CLK_SPI_ENC

默认值：0x00000000			SPI_ENC时钟（SPI_ENC Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.47. 0x0814 CLK_PWMCS

默认值：0x00000000			PWMCS时钟（PWMCS Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.48. 0x0818 CLK_PSADC

默认值：0x00000000			PSADC时钟（PSADC Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.49. 0x081C CLK_MTOP

默认值：0x00000000			MTOP时钟（MTOP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.50. 0x0820 CLK_I2S0

默认值：0x00000000			I2S0时钟（I2S0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.51. 0x0824 CLK_I2S1

默认值：0x00000000			I2S1时钟（I2S1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.52. 0x0830 CLK_AUDIO

默认值：0x00000000			AUDIO时钟（AUDIO Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.53. 0x083C CLK_GPIO

默认值：0x00000000			GPIO时钟（GPIO Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.54. 0x0840 CLK_UART0

默认值：0x00000000			UART0时钟（UART0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.55. 0x0844 CLK_UART1

默认值：0x00000000			UART1时钟（UART1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.56. 0x0848 CLK_UART2

默认值：0x00000000			UART2时钟（UART2 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.57. 0x084C CLK_UART3

默认值：0x00000000			UART3时钟（UART3 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.58. 0x0850 CLK_UART4

默认值：0x00000000			UART4时钟（UART4 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.59. 0x0854 CLK_UART5

默认值：0x00000000			UART5时钟（UART5 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.60. 0x0858 CLK_UART6

默认值：0x00000000			UART6时钟（UART6 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.61. 0x085C CLK_UART7

默认值：0x00000000			UART7时钟（UART7 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.62. 0x0880 CLK_LCD

默认值：0x00000000			LCD时钟（LCD Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.63. 0x0884 CLK_LVDS

默认值：0x00000000			LVDS时钟（LVDS Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.64. 0x0888 CLK_MIPI_DSI

默认值：0x00000000			MIPI_DSI时钟（MIPI_DSI Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.65. 0x0890 CLK_DVP

默认值：0x00000000			DVP时钟（DVP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.66. 0x08C0 CLK_DE

默认值：0x00000000			DE时钟（DE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.67. 0x08C4 CLK_GE

默认值：0x00000000			GE时钟（GE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.68. 0x08C8 CLK_VE

默认值：0x00000000			VE时钟（VE Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位放开此信号同时复位模块和寄存器总线
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为DIV+1(1~32),50%占空比

7.1.3.69. 0x0904 CLK_SID

默认值：0x00000100			SID时钟（SID Clock）
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	1	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.70. 0x0908 CLK_RTC

默认值：0x00000000			RTC时钟（RTC Clock）
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	1	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.71. 0x090C CLK_GTC

默认值：0x00000000			GTC时钟（GTC Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.72. 0x0960 CLK_I2C0

默认值：0x00000000			I2C0时钟（I2C0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.73. 0x0964 CLK_I2C1

默认值：0x00000000			I2C1时钟（I2C1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.74. 0x0968 CLK_I2C2

默认值：0x00000000			I2C2时钟（I2C2 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.75. 0x096C CLK_I2C3

默认值：0x00000000			I2C3时钟（I2C3 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.76. 0x0980 CLK_CAN0

默认值：0x00000000			CAN0时钟（CAN0 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.77. 0x0984 CLK_CAN1

默认值：0x00000000			CAN1时钟（CAN1 Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.78. 0x0990 CLK_PWM

默认值：0x00000000			PWM时钟（PWM Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为DIV+1,50%占空比

7.1.3.79. 0x09A0 CLK_ADCIM

默认值：0x00000000			ADCIM时钟（ADCIM Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0	MOD_CLK_EN 模块时钟使能 0:关闭模块时钟 1:使能模块时钟
7:0	-	-	-

7.1.3.80. 0x09A4 CLK_GPAI

默认值：0x00000000			GPAI时钟（GPAI Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.81. 0x09A8 CLK_RTP

默认值：0x00000000			RTP时钟（RTP Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.82. 0x09AC CLK_THS

默认值：0x00000000			THS时钟（THS Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.83. 0x09B0 CLK_CIR

默认值：0x00000000			CIR时钟（CIR Clock）
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0:复位有效 1:复位无效此信号同时复位模块和寄存器总线
12	R/W	0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:0	-	-	-

7.1.3.84. 0x0FFC CMU_VER

默认值：0x00000100			CMU版本（CMU Version）
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION 版本